Sent: Returned:

Remarks:

Request Form	The world of foreign prior art to you.			
U. S. Serial No. :	9/316580	PTO 2	2001-18	350
Requester's Name:	Steven Loke 308-4920		slations Branch	
Fax No. :			Section in s	
	14-4A13			1980. az
Art Unit/Org.: Rolf	2811			Patents
Is this for Board of Patent	t Appeals? Yes			*
	, , ,		Phone: Fax:	308-0881
Date f Request:	3/12/01		Location:	308-0989 Crystal Plaza 3/4
Date Needed By:	+12/01		Location.	Room 2C01
Please do not write ASAP-indicate d	specific date)			
SPE Signature Required f	or RUSH:			
···				in providing the
D cument Identification (Select One):			ffective service,
*(Note: Please attach a complete, legi	ble copy of the document to be t	translated to this form)**	piease ansv	ver these questions:
l. Patent	Do A N-	60 2NUA		ecept an English
	Document No. Language	02-206/18	Language l	Equivalent?
: 3 6	Country Code	Japanese IP.	No	(Yes/No)
ED + 7	Publication Date	8/15/90	7.0	_(163/140)
ECEIVED SAL 7	(filled by	STIC)	Will you ac	cept an English
	A		abstract?	
P. C.	Author		6/	
ANS FO S	Language			_(Yes/No)
200 TR. ISP1	Country		ŀ	
Other	Type of Document		Would you	like a consultation
	Country			slator to review the
	Language	1	document	prior to having a
Delivery to pearest	EIC/Office Date:	20 0000	complete w	ritten translation?
Call for Pick-up	Date:	(STIC Only) (STIC Only)	1/2	(N (N)
Fax Back	Date:	(STIC Only)		_(Yes/No)
	<u></u>	<i>"</i>	<u> </u>	
STIC USE ONLY				KKT
py/Search	0	<u>Translation</u>	de	,
rocessor: 5	113	Date logged in: PTO estimated wor	$\frac{-36}{2}$	207
Pate assign u Date filled:	11.3	Number of pages:	rus:	<u> </u>
Equivalent found:	(Yes/No)	In-House Translati	on Available:	
-		In-House:	Contr	actor:
Doc. No.:		Translator:	Name	
C untry:		Assigned:	Prior	itv:

Returned:

/ **02-206118**

Aug. 15, 1990 SEMICONDUCTOR ELEMENT

L5: 1 of 1

INVENTOR: HIROYUKI SUGIMOTO, et al. (4)

ASSIGNEE: HITACHI LTD, et al. (60)

APPL NO: 01-25801

DATE FILED: Feb. 6, 1989 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E0996

ABS VOL NO: Vol. 14, No. 496 ABS PUB DATE: Oct. 29, 1990

INT-CL: H01L 21/314; H01L 21/205; H01L 21/31

ABSTRACT:

PURPOSE: To prevent a heat-dissipating property from being lowered while an SOI(silicon on insulator) structure is being held by a method wherein a diamond which is insulating and whose heat-conducting property is good is used instead of SiO.sub.2 as an insulator layer.

CONSTITUTION: A diamond is used as an insulator layer 2 instead of SiO.sub.2; the insulating layer 2 is formed on a silicon substrate 1; a silicon layer 3 having an electronic circuit is pasted on it. A thermal conductivity of the SiO.sub.2 is 0.1J/cmKs and that of the diamond is 23J/cmKs; that of the diamond is large by 200 times or higher; this directly contributes toward a heat-dissipating property of an element. In addition, this effect becomes much more large when a metal such as nickel or the like is used as the substrate on which the diamond is grown. Thereby, it is possible to obtain a semiconductor element of an SOI structure whose heat-dissipating property is good.m

PTO 01-1850

SEMICONDUCTOR ELEMENT [HANDOTAI SOSHI]

Hiroyuki Sugimoto, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. March 2001

Translated by: FLS, Inc.

PUBLICATION COUNTRY	(10):	JP			
DOCUMENT NUMBER	(11):	02206118			
DOCUMENT KIND	(12):	A			
PUBLICATION DATE	(43):	19900815			
PUBLICATION DATE	(45):				
APPLICATION NUMBER	(21):	01025801			
APPLICATION DATE	(22):	19890206			
ADDITION TO	(61):				
INTERNATIONAL CLASSIFICATION	(51):	H01L 21/314; H01L 21/305; H01L 21/31			
DOMESTIC CLASSIFICATION	(52):				
PRIORITY COUNTRY	(33):				
PRIORITY NUMBER	(31):				
PRIORITY DATE	(32):				
INVENTOR	(72):	SUGIMOTO, HIROYUKI, ET AL.			
APPLICANT	(71):	HITACHI LTD.			
TITLE	(54):	SEMICONDUCTOR ELEMENT			
FOREIGN TITLE	[54A]:	HANDOTAI SOSHI			

Specifications

- (Title of the Invention)
 Semiconductor Element
- 2. (Claims)
- 1. A semiconductor element having an SOI structure; said semiconductor element characterized by an insulator layer comprising diamond.
- 2. The semiconductor element of claim 1 characterized by the aforesaid diamond insulator layer being formed on silicon in a vapor phase growth method.
- 3. The semiconductor element of claim 1 characterized by the aforesaid diamond insulator layer being formed on a metal or alloy on which diamond is formable in a vapor phase growth method.
- 4. The semiconductor element of claim 1, 2 or 3 characterized by a silicon layer, which forms a circuit, being a silicon single crystal layer which is laminated on the insulator layer comprising diamond.
- 5. The semiconductor element of claim 1, 2 or 3 characterized by a silicon layer, which forms a circuit, being formed by laminating the silicon layer formed on the diamond insulator layer in a vapor phase growth method to a silicon single crystal.
- 6. A method for manufacturing the semiconductor element of claim
- 1, 2 or 3 characterized by forming the diamond insulator layer on a substrate in a vapor phase growth method, polishing this smoothly and subsequently laminating a silicon single crystal on

this, and forming an electronic circuit on the aforesaid silicon single crystal.

- 7. A method for manufacturing the semiconductor element of claim 1 characterized by forming the diamond insulator layer on a substrate in a vapor phase growth method, polishing it smoothly and subsequently forming a silicon layer on that in a vapor phase growth method, laminating a silicon single crystal on this and further, forming an electronic circuit on the aforesaid silicon single crystal.
- 8. A method for manufacturing the semiconductor element of claim 1 characterized by forming the diamond insulator layer on a substrate in a vapor phase growth method, forming a silicon layer on that in a vapor phase growth method and subsequently polishing this surface smoothly, laminating a silicon single crystal on this, and furthermore, forming an electronic circuit on the aforesaid silicon single crystal.
- 9. The semiconductor element of claim 1, 2 or 3 characterized by the semiconductor element being a memory element.
- 3. Detailed Specifications

(Field of Industrial Utilization)

This invention pertains to a silicon semiconductor element, and in particular, a semiconductor element having an SOI (silicon on insulator) structure.

(Prior Art)

The fact that a so-called SOI element, wherein a silicon circuit layer, which is several μm thick, is formed on an

insulator, and has special feature in that it is more outstanding in high-speed operability and radiation resistance, and latch-up arises more difficultly than with an element having a silicon layer of the usual thickness is denoted in "SOS Devices Taking a Leading Role With Ics" (Hirano, et al.: Nikkei Electronics, pg. 50, Dec., 16, 1974), etc.

Normally, this element is such that an SiO₂ oxidation film is formed on a silicon substrate, a silicon layer is epitaxially grown on this in a vapor phase growth method, such as CVD, and furthermore, a circuit is formed on this epitaxial silicon layer. However, in this case, the crystallinity of the epitaxial silicon layer was poor, which has become the largest bottleneck from the standpoint of SOI element development.

The technology therein for directly joining silicon together or SiO₂ together has become widespread recently. After joining extremely pure silicon or SiO₂ together with a high degree of flatness in a method in which a hydrophilic treatment or the like is carried out on a surface, they are overlapped and heated, or high voltage is further applied, etc. Then, the fact that SOI development is advancing by using this direct joining method was denoted in "Silicon on Insulator by Bonding and Etch-Back", IEEE International Electron Device Meeting Technical Digest, p. 684, Dec. 1985 by Lasky, et al., "Wafer Lamination Technology", Nikkei Microelectronics, pg. 82, March, 1988, etc.

That is, oxide films comprising SiO_2 are formed on both sides of two silicon substrates, which are joined in the above-

mentioned method. Subsequently, polishing is done on one side of the substrate until the silicon thickness is several μm thick, and a circuit is formed on this using a planar technique. In this method, a high-quality silicon single crystal layer with the same quality as bulk can be utilized in circuit formation; hence, it operates satisfactorily even in finely structured circuits. Examples in which a memory circuit is formed in this method have been reported already.

However, the thermal conductivity of an element constructed in this kind of method whose insulator layer comprising silicon is inferior to an element comprising silicon only; hence, there are limitations to high-level integration and in applying an element requiring a lot of electric current.

(Problems Which the Invention Intends to Solve)

In the above-mentioned prior art, there was a problem because the heat dissipation property was poor since SiO_2 , whose thermal conductivity was poor, was used as the insulator layer.

The object of this invention is to prevent the heat dissipation property from being reduced while maintaining an SOI structure.

(Means Used to Solve the Problems)

The above-mentioned object is settled by using a substance with a satisfactory insulating property and thermal conductivity instead of SiO₂ which is the insulator layer.

The inventors of this invention proposed that the heat dissipation property of an element with an SOI structure could be

improved substantially by using diamond instead of SiO_2 as the insulator layer.

Generally, the coefficient of thermal conductivity of an insulator is substantially inferior to a metal, but of the insulators, diamond has an exceptionally large coefficient of thermal conductivity. In particular, it is known that the coefficient of thermal conductivity of all materials is high in the room temperature region.

In the past, diamond was synthesizable under high temperature and pressure. Recently, it has become evident that it can be synthesized at low pressure in a vapor phase growth method. For example, diamond that was formed on a substrate by ionizing a mixture of methane and hydrogen gases with microwave plasma and bombarding a silicon substrate heated with this gas is shown by M. Kamo, et al. in the <u>Journal of Crystal Growth</u>, Vol. 62, p. 341, 1985.

Diamond is used as a support for semiconductor lasers and the like which require that the heat dissipation property be higher than in the past because the coefficient of thermal conductivity of diamond is high. In addition, a thin-film diamond that is obtained, and furthermore, used as a heat-dissipating substrate in, for example, microwave amplifiers, extensively is shown in the publication of Tokkai No. 62-24547, which is entitled "Substrates for Mounting Semiconductor Elements". However, these substrate are only used simply as heat-dissipating substrates for semiconductor elements. Meanwhile, by utilizing the

semiconductive property of the diamond itself, the heat dissipation property is good and there have been attempts to produce elements that operate at high temperatures. But the technology for fabricating semiconductors from diamond or techniques for working them have not been perfected enough and it is difficult to render them practical at the present time.

By contrast, the purpose for using diamond as an SOI insulator is not simply to plan an improvement in thermal conductivity, but also to make silicon semiconductor elements higher in speed and resistant to radiation, which differs from what was mentioned above.

A method for producing an element with an SOI structure in which diamond is made the insulator layer will be shown next.

- (1) Form a diamond film on a substrate
- (2) Polish the diamond layer
- (3) Form a silicon thin film on the diamond layer in a vapor phase growth method
- (4) Laminate with a sheet of silicon single crystal
- (5) Polish the silicon single crystal layer
- (6) Form an electronic circuit

In addition, the method shown next is a possible modified example of this.

- (1') Form a diamond film on a substrate
- (2') Form a silicon layer on the diamond layer in a vapor phase growth method
- (3') Polish the silicon layer that was grown in the vapor phase

- (4') Laminate with a sheet of silicon single crystal
- (5') Polish the silicon single crystal layer
- (6') Form an electronic circuit

There are no restrictions if diamond is formable as a substrate and it withstands the subsequent heat treatment, etc. However, if the integrity of the coefficient of thermal expansion with the silicon in the circuit layer is considered and if the emphasis on the heat dissipation property is to be covered, a metal, such as nickel or copper, is preferable.

There are microwave plasma CVD methods, DC plasma CVD methods, thermal CVD methods, and the like for forming the diamond layer, and any of these methods may be used.

When diamond synthesis is performed by using a vapor phase growth method, it is known that the structure and shape of the product varies due to differences in the synthesis conditions thereof. In certain cases, a carbon compound containing hydrogen is contained, which is called diamond-like carbon. From the standpoint of the coefficient of thermal conductivity, a diamond with good crystallinity is preferable, but from the standpoint of practical use, it may be a diamond-like carbon.

Generally, the surface of the diamond synthesized in the above-mentioned method is not smooth; hence, it is necessary to smoothen the surface thereof in order to laminate it directly to silicon.

It is possible to laminate extremely pure, polished diamond on silicon. Although it is more preferable to use the process shown

in above-mentioned (3) in order to obtain a stronger lamination strength, the process shown in above-mentioned (3) can be omitted. That is, a stronger adhesive strength can be obtained by forming a silicon film on diamond in a method, such as vapor deposition, sputtering or CVD, and laminating a silicon single crystal to this. In this process, the diamond is polished first and then the silicon layer may be formed smoothly on it, or as stated in the modified example, the silicon layer can be formed directly on this in a vapor phase growth method, and then it can be polished subsequently in order to smoothen it without performing polishing of the diamond layer. In addition, a heat treatment is performed between the processes shown in (2') and or between (3') and (4'), which is effective for improving the lamination strength even if crystallization of the silicon layer formed in a vapor phase growth method is planned. After laminating the silicon single crystal, the fact that adhesion is further strengthened by performing a heat treatment or application of voltage is as stated in the aforesaid references.

The silicon single crystal layer that was laminated therein is polished to, e.g., a suitable thickness of about 5 μ m and an electronic circuit is formed on this using the usual planar technique.

(Effects)

If the coefficient of thermal conductivities of SiO_2 and diamond are compared, the former is 0.1 J/cmKs and the latter is 23 J/cmKs; diamond is 200 times larger. This contributes

directly to the heat dissipation property of the element.

Further, this effect is even larger when a metal, such as nickel, is used as the substrate for diamond growth.

(Practical Examples)

<Practical Example 1>

An example of the element of the present invention is shown in Figure 1. This element comprises a substrate 1 comprising silicon, a diamond insulating layer 2 formed on that, and a silicon layer 3 having an electronic circuit laminated on this. An example of the method for manufacturing the element of the present invention is shown below.

An approximately 1 mm thick mirror-polished 2 cm square sheet of silicon was used as the substrate for forming the diamond layer. The surface of this silicon sheet was polished again by using a diamond paste with a 1 μ m particle size.

This substrate was placed in a reactor and a gas in which hydrogen was mixed at a ratio of 0.5:99.5 was allowed to flow through it under 5 torr pressure. While heating the substrate to 800° C, the gas was ionized with microwaves and a diamond layer was formed on the substrate by bombarding the substrate with the plasma formed accordingly. The amount of time for irradiating the plasma was 10 hours and an approximately 5 μ m thick diamond was grown.

The silicon sheet on which the diamond was grown was removed from the reactor, a base material was made from a pure iron

polished sheet, this was polished in hydrogen plasma, and the surface thereof was smoothed.

The surface of the silicon sheet, on which the diamond produced in this way was formed, was mirror polished, superpositioned on a silicon single crystal sheet subjected to a treatment for imparting hydrophilicity; and while applying weighting, a heat treatment was performed at 800°C under an inert atmosphere to laminate these together.

Subsequently, the laminated silicon single crystal sheet was polished 5 μm thick and a circuit was formed on this in the usual planar technique.

<Practical Example 2>

A nickel plate was used as the substrate, a diamond layer was formed in the same method as in Practical Example 1, a silicon single crystal sheet was then joined, and an electronic circuit was formed on that.

<Practical Example 3>

Diamond was formed on silicon in the method in Practical Example 1, the surface thereof was polished, after which an approximately 100 nm thick silicon layer was formed in a CVD method, and this was laminated on the silicon single crystal sheet. An electronic circuit was formed subsequently in the same method as in Practical Example 1.

<Practical Example 4>

Diamond was formed on a silicon substrate in the same method in Practical Example 1, and a 2 μm thick polysilicon layer was

formed on this in a CVD method. A polysilicon layer was mirror polished next and this was laminated on a silicon single crystal sheet. Subsequently, the silicon single crystal layer was polished and the circuit was formed on this as in Practical Example 1.

(Merits of the Invention)

According to the present invention, a semiconductor element with satisfactory heat dissipation property and an SOI structure can be fabricated.

4. Brief Description of the Figures

Figure 1 is a perspective view of the semiconductor element in a practical example of the present invention.




Figure 1

Key: 1) substrate; 2) diamond insulator layer; 3) silicon layer

日本園特許庁(JP)

①特許出順公開

公開特許公報(A) 平2-206118

Int. Ci. 1	歐別記号	庁内整理番号	40公開	平成2年(199	0)8月15日
H 01 L 21/314 21/205	A	6810-5F 7739-5F			
21/203	В	6810-5F			
		客査請求	未請求	請求項の数 9	(全5頁)

公発明の名称 半導体素子

60特 順 平1-25801

69出 至 平1(1989)2月6日

@ 希 · 杉 · 本 · 博 · 幸 · 茨城県日立市久慈町4026番地 · 株式会社日立製作所日立研 安所内

砂発 明 者 村 中 慶 茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内

@発 明 者 五 味 意 一 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 安所内

切出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

OP代理 人 弁理士 小川 勝男 外2名

最終頁に続く

明 書 書

- 1. 発明の名称 半導体妻子
- 2.特許請求の範囲
 - 1. SOI構造をもつ手道体表子において、絶象 体層がダイヤモンドよりなることを特徴とする 単連体表子。
 - 2. 算記ダイヤモンド絶縁体層が、シリコン上に、 気積成長法により形成されたものであることを 特徴とする特許請求項1の半導体裏子。
 - 3、前記ダイヤモンド絶縁体層が、その上にダイヤモンドの形成可能な金属、もしくは、合金上に、気相成長法により形成されたものであることを特徴とする特許請求項1の半導体由于。
 - 4. 回路を形成するシリコン層が、ダイヤモンド よりなる組織体層に張り合わされたシリコン単 組品層であることを特徴とする特許請求項1。 2または3の半導体妻子。

- コン層と、シリコン単結晶との張り合わせにより形成されたものであることを特徴とする特許 請求項1。2または3の半導体表子。
- 6. 基体上に気相成長法によりダイヤモンド絶縁 体層を形成し、これを平滑に研磨した後、この 上にシリコン単結晶を受り合わせ、前記シリコ ン単結晶上に電子回路を形成することを特徴と する特許請求項1,2または3の平準体素子の 製造方法。
- 7. 基体上に質相成長法によりダイヤモンド絶象体層を影成し、これを平滑に研磨した後、その上に気相成長法によりシリコン磨を影成し、この上にシリコン単結晶を受り合わせ、さらに、 錠記シリコン単結晶上に電子回路を悪成することを特徴とする特許請求項1の半導体裏子の製造方法。
- 8. 基体上に質相成長法によりダイヤモンド絶象体層を形成し、その上に気相成長法によりシリコン層を形成した後、この表面を平滑に研磨し、この上にシリコン単結品を張り合わせ、さらに、

前記シリコン単結馬上に電子到路を単成することを特徴とする特許請求項1の単級体系子の製 油力体。

9、早級体質子が記憶男子であることを特殊とす も特許請求項1、2または3の平級体展子。

3. 見明の詳細な説明

(産業上の利用分野)

本発明は、シリコン半導体兼子に係り、特に、 SOI (silicon on insulator) 明章をもつ半導 体盤子に関する。

(従来の技術)

総像体上に厚き数 a mのシリコン試験層を形成した、いわゆる、SOI 男子は、通常の厚いシリコン層をもつ男子と比べて、高速操作性、及び、針放射線性に優れ、また、ランチアンプが起こりにくいという特徴をもつことが、『ICの主役をねらう SOSデバイス』(平野著、『日経エレクトロニクス』1974年12月16日号50ページ)などに示されている。

通常、この妻子は、シリコン基板上にSiOェ

他化皮質を形成し、このとにシリコン層をCV Dなどの低利成員のによりエピタキシヤル成員をせ、 さらに、このエピタキンヤルシリコン層とに対称 を形成する。しかし、この場合、エピタキシヤル シリコン層の結晶性が、く、これが5 O I 其下間 見上の最大のネンクとなっていた。 このような中で、5年、シリコン層と、あるい

このような中で、近年、シリコン関土、あるいは、SiOs 何上を、直接、連合する技能が定任されている。これは、極めて環かで、かつ、何能の高いシリコン、あるいは、SiOs 何とを、異菌に観水処理などを強した後、金ねわせて加速するか、あるいは、さらに高電低を印刷してななどの方法により接合するものである。そして吸在、この直接接合法を開えば、「シリコン・オン・インスレーターパイーがディング・アンド・エンテーバック」ラスキー他、アイ・イー・インテーナショナル・エレクトロン・デバイス ミーティング・テクニカル・ダイジエスト 第684 夏、1985年12月(*Silicos on Insulator

. 3 .

by Bonding and Etch-Back" Lasky et al. IEEE International Electron Device Feetialg Techical Digest p. 684. Dec. 1985). あるいは、「ウエーハー張りあわせ技術」(日経マイクロエレクトロニクス、1988年3月時.82ページ)などに示されている。

すなわち、二枚のシリコン基板表面にSiOa よりなる酸化皮膜を形成し、これを上記の方法で 接合する。その後、一方の基値を、シリコンの序 さが数μmの序さになる迄、研磨し、この方上にプ レーナ技術により、回路を形成する。この方法で は、パルクと同質の高品質のシリコン単結晶形式 に利用できるので、機能な日第でも良好 に作動する。既にこの方法によりメモリー日降を 形成した例が報告されている。

しかし、このような方法により製造した妻子は、 Siよりなる絶縁体層の無伝導性がシリコンのみ よりなる妻子に比べて劣るため、高度の重複化や、 多くの電波を必要とする妻子への応用に輩互があ つた。 - 4 -

(免明が解決しようとする悪電)

上記の従来技術では、絶職体層として無伝導性の基いSiOェを用いているため男子の放無性が 概以という問題点があった。

本発明の目的は、SOI構造を保ちつつ、放無 性の低下を訪ぐことにある。

(雑態を解決するための手段)

上記の目的は、絶象体層であるSiOzの代り に、絶象性で、かつ、無伝導性の良好な物質を用いることにより解決される。

見明者らは、絶縁体層として、SiOsの代りにダイヤモンドを用い、SOI構造の兼子の放整性を大幅に向上させることを考案した。

一般に、絶象体は金属に比べて無伝導率が大幅 に劣るが、この中で、ダイヤモンドは何外的に振 めて大きな熱伝導率をもつ。とくに、宝器領域で は全ての材料中で最も無伝導率が高いことが知ら れている。

健康、ダイヤモンドは高温、超高圧下でのみ合 或可能であつたが、近年、気相成長法により、低 成で会成できることが明らかになった。例えば、 メランと水路との混合ガスをマイクロ波プラズマ により電道し、このガスを知路したシリコン新上 にあてることにより、基礎とにダイヤモンドが生 成することが、E. Laso et al W. Journal of Crystal grouth, vol. 6 2, p. 3 4 1 , 1985 に高されている。

重しい.

これに対して、ダイヤモンドを301の結構体 層として思いる場合には、単に、熱気寒性の向上 を構るのではなく、シリコン平準体質子の高速化 や耐放耐糖性を目的とするものであり、前述のも のとは無なる。

次に、ダイヤモンドを絶象体層とするSOI機 油の菓子の作成方法を示す。

- (1) 基板へのダイヤモンド膜の形成
- (2) ダイヤモンド層の研磨
- (3) ダイヤモンド層上への気相成妥法によるシリコン課題の形成
- (4) シリコン単結基礎の乗り合わせ
- (5) シリコン単結晶層の研磨
- (6) 電子問題の形成

また、この変形例として、次に示す方法も可能 である。

- (1') 基板へのダイヤモンド膜の形成
- (2') ダイヤモンド暦上への気相成長法によるシリコン質の形成

. 7 -

- (3′) 気相成長させたシリコン層の研磨
- (4′) シリコン単結高板の張りあわせ
- (5′) シリコン単結品層の研磨
- (6') 電子経路の形成

基板としてダイヤモンドが形成可能で、かつ、この後の無処理などに耐えるものであれば、とくに、制限は無い。しかし、四路層のシリコンとの無影響率の整合性を考えると、シリコンが、また、放無性に重点を置くとニッケルや網などの金属が 研えしい。

ダイヤモンド型の形成には、マイクロ波プラズマCVD法、DCプラズマCVD法、然CVD法 などがあり、いずれを用いてもよい。

気相成長法を用いてダイヤモンドの合成を行なった場合。その条件の違いにより生成物の構成や 思慮が異なることが知られており、ある場合には ダイヤモンド状度調とよばれる水震を含んだ皮素 化合物が得られる。悪伝器率の点から、結晶性の 良いダイヤモンドがより好ましいが、実用とはダ イヤモンド状度裏であつてもよい。 . . .

一般に、上記の方法で合成したダイヤモンドの 表面は平滑ではないため、これを、直接、シリコ ンと張りあわせるためには、その表面を平滑化す る必要がある。

揺めて清浄で、かつ、研磨されたダイヤモンド はシリコンと曇り合わせることが可能であり、上 記(3) に示した過程は省略することができる。し かし、より強い張り合わせ強度を得るためには、 (3) の過程を用いることがより好ましい。すなわ ち、ダイヤモンド上にシリコン寝瞑を、高着・ス パツタリング、あるいは、CVDなどの方法によ り形成し、これとシリコン単結品とを張り合わせ ることにより、より強い接着強度を得ることがで きる。この過程では、まず、ダイヤモンドを研磨 し、これに平滑にシリコン層を気相成長法で形成 しても良いし、あるいは、安彦何で述べたように、 ダイヤモンド層の研磨を行なわず、この上に、直 接、シリコン層を⊈相成長法で形成し、その後に 中槽化のための研磨を行なつても良い。また、 (2') と(3') で示した過程の間、あるいは、

(3') と(4') とで示した過程の間に発払離を行ない。気機成長法により形成したシリコン間を結 品化を調ることも、張りあわせ機度を向上をせる のに有効である。シリコン単結晶を張り合わせた 後、熱処理や、電圧の印加を行なうことにより、 接着がさらに強調になることは最迷の実験に述べ られている通りである。

こののち張り合わせたシリコン単雄品層を、何 えば、5 mm程度の適当な厚さに研磨し、この上 に通常のプレーナ技術により電子四路を形成する。 (作用)

SiOs とダイヤモンドとの趣伝選率を比べると、前者がO.1 J/cs Ks であるのに比べ後者は23 J/cs Ksであり、ダイヤモンドの方が二百倍以上も大きい。これが菓子の放動性に、直接、客与する。さらに、この効果は、ダイヤモンド成及の基板としてニッケルなどの金属を用いた場合、さらに大きい。

(突進何)

〈実施例1〉

- 11 -

水裏プラズマ中で研磨し、その表面を平着化した。 このようにして作成したダイヤモンド層を形成 したシリコン板を、交面を鏡面研磨し、かつ、製 水化処理を施したシリコン単結単板と重ねあわせ、 加重をかけつつ不活性雰囲気下で800℃で加熱 処理を行ない両者を張り合わせた。

その後、張り合わせたシリコン単結晶被を5 pmの厚さに研磨し、この上に、運常のプレーナ 技術により回路を形成した。

(実施例2)

基板としてニツケル板を用い、これに実施例1 と対様の方法でダイヤモンド署を形成し、さらに、 シリコン単結晶板を接合して、その上に電子回路 を形成した。

(実施針3)

実施例 1 の方法でシリコン上にダイヤモンドを 形成し、その表面を研磨後、CVD法により厚さ 約 1 0 0 n mのシリコン屋を形成し、これをシリ コン単結品版と張り合わせた。その後、実施例 1 と関係の方法により電子目路を形成した。

- 13 -

本費明の選子の一例を、「「「親に示す。本選子は、シリコンよりなる基盤」、その上に形成されたダイヤモンドの結婚贈2、および、これに借り合わせられた電子回路をもつシリコン贈るよりなる。以下に、本発明の選子の製造力法の一例を示す。

大きさ2cm角、厚さ約1cmの、美値を集値研察 したシリコン版をダイヤモンド順形成の基板とした。このシリコン板の表面を枚往1gmのダイヤ モンドペーストを用いてさらに研察した。

この基板を反応管中に置き、圧力 Storr Fで、メタン、水素を 0.5: 99.5 の割合で混合したガスを減した。基板を 800 でに加熱しつつ、マイクロ波によりガスを電離させ、これにより形成させたプラズマを基板に当てることにより。基板上にダイヤモンド階を形成した。プラズマの短針時間は 10時間と U、これにより、豚さ約 5 μm のダイヤモンドが成長した。

つぎに、ダイヤモンドを成長させたシリコン版 を取り出し、これを純鉄性の研磨板を基体とし、

- 12 -

〈実施例4〉

実施例1と問題の方法でシリコン基板上にデイヤモンド層を形成し、この上にCVD法により、厚さ2mのポリシリコン層を形成した。次に、ポリシリコン層を撤回研磨し、これをシリコン単結晶板と張り合わせた。その後、実施例1と関係に、シリコン単結晶層と研磨し、この上に目落を形成した。

(是明の効果)

本売明によれば、放船性の良好なSOI構造の 半導体票子を作ることができる。

4. 親面の簡単な説明


第1日は本発明の一実施例の平導体 第子の科視 隔である。

1 … シリコン基板、 2 … ダイヤモンド絶難体層、 3 … シリコン目論層。

代理人 弁理士 小川部男



1 2



第1頁の続き ⑦発 明 者 望 月 康 弘 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 完所内